Front Side
Bus ou barramento frontal nada mais é do que o barramento que transfere dados
entre processador, chipset norte e memória RAM.
Esse
barramento também gerencia o gerador de clock, ou clock interno da CPU, caso
seu valor padrão seja alterado a tendência é que mais dados sejam transferidos
por pulso de clock.
De acordo
com Gabriel Torres no livro Hardware – Curso Completo, página 303, a forma
correta de se calcular a taxa de transferência é a seguinte:
Taxa de Transferência= freqüência de operação * número de
bits / 8.
Com a linha
Pentium, a Intel passou a transportar 64 bits (não confunda com a instrução
X64) por pulso à 66MHz.
Então: Tt =
64 bits * ~ 66 milhões de instruções = 4,224 milhões de bits /s
Divide-se
por 8 para converter para Bytes e tem-se 528MB/s.
Os valores
que começaram em 50MHz, foram elevados até 133MHz até que com o lançamento dos
Atlhon e Duron da AMD, houve um novo
agregado ao Front Side Bus. Através da tecnologia Double Data Rate (DDR) passou-se
a transferir 2 dados por pulso, assim teoricamente dobrando a taxa de
transferência e remodelando a forma para:
Taxa de
Transferência= 2* freqüência de operação * número de bits / 8.
Com a 7ª
geração de processadores da Intel, os Pentium 4, o padrão conhecido como Quad
Data Rate(QDR) passou a ser utilizado, transferindo 4 dados por pulso de clock.
A tabela abaixo retirada e adaptada do livro de Torres mostra com detalhes:
Tabela 1: Clock do FSB x Taxa de Transferência
Fonte: Hardware Curso Completo IV - 2003 Torres. G p. 301 e 302
O grande
problema dos primeiros processadores/chipset norte que davam suporte ao QDR eram
as altas taxas de transferência do processador/chipset norte limitados pela
baixa taxa de transferência das memórias RAMs que até o momento transferiam
somente 3200MB/s (DDR1@400MHz) contra
6400MB/s transferidos pelo processador. Para solucionar o problema a Intel
passou a utilizar a tecnologia Dual Channel, onde os dados eram transmitidos
entre chipset norte/RAM através de dois canais ao invés de um, acessando
chipset norte/RAM em 128bits (2*64 bits), porém para que isso ocorresse, as
memórias deveriam ter o mesmo clock e o chipset dar suporte. Dessa forma, o
througput entre Chipset Norte/RAM chegaria aos 6400MB/s sendo:
Tt= 2* 2*64bits * 200MHz / 8 =
6400MB/s
Onde:
2: é a quantidade de dados
por pulso de clock.
2* 64 bits:
é a taxa de transferência das memórias em modo DDR Dual Channel.
200MHz: clock
interno da memória RAM.
/ 8: para
converter o resultado em Megabytes por segundo.
Diagrama Chipset 875P
Fonte:ixbtlabs.com/articles2/roundupmobo/p4-fsb800-i875p.html
A
tecnologia Front Side Bus foi amplamente defendida e utilizada pela Intel até a
linha de processadores Yorkfield, que mantinha um valor máximo de 1600MHz usado
no monstruoso Qx9770.
Vale
ressaltar que como havia uma ligação direta com o chipset norte, a placa mãe e
memória RAM sofriam absurda influência no desempenho do clock interno onde
ambos eram intimamente interligados pelo chipset norte, pois a controladora de
memória e PCI-Express/AGP estavam contidas ali.
Utilizando
como exemplo o QX9770, já citado acima, originalmente o chipset a suportar o
throghput (largura de banda) de 1600MHz
era o X48¹. Lembrando que o padrão utilizado pela Intel é de 4 dados por pulso
de clock. Tem-se um valor de 400MHz para o clock interno, então a memória RAM ideal para tirar o máximo desempenho desse
processador deveria ser de no mínimo 800MHz, pois utilizando-se do padrão DDR2
Dual Channel, que transfere 2 dados por pulso de clock à 128 bits entre Chipset
Norte/RAM esse valor então real seria de 400MHz, o mesmo do clock interno do
processador/chipset norte.
Diagrama chipset Intel X48
Fonte: www.dvhardware.net/article22287.html
Vale
ressaltar que em casos de overclock
através do clock interno, todo o cuidado deve ser tomado, não somente com o
processador mas também com a placa mãe, chipset norte e memórias RAM, pois caso
haja aumento do gerador de clock, o Front Side Bus irá aumentar sua taxa de
transferência assim como o clock da memória, por isso existem memórias até DDR2
de 1066MHz licenciadas. Não é estranho ver processadores da linha “Core 2” com
clock interno de 266MHz (1066MHz de FSB) trabalhando próximo aos 1333MHz em
placas mães com suporte e qaulidade para overclock.
Excesso de trilhas e barramentos
externos ficavam cada vez mais rudimentares! Necessidade de altas taxas de
transferência entre processador/RAM e Chipset Norte/PCI-Express e latências
altas eram problemas que a Intel sofria ao insistir em manter essa tecnologia
em uso. O Front Site Bus era uma imensa limitação! Diante disso a Intel começou
a agregar a controladora de memória ao processador com o lançamento das
microarquiteturas Bloomfield (LGA 1366)
e Nehalem (LGA 1156), “aliviando” todo o
throughput do chipset norte para controle das PCI-Express. O novo QuickPath
Interconnect (QPI) fazia agora a comunicação interna entre CPU e Chipset Norte de
forma serializada ponto a ponto a 25,6 GB/s e assim em novembro de 2008, aposentava
o saudoso Front Side Bus que acompanhou a Intel desde seus primeiros
processadores.
Bibliografia
Carlos E. Morimoto. Overclock , parte 2:FSB e frequência da memória. Disponível em . Acesso em 12/01/2017
Torres, G. Hardware Curso Completo. 4.ed. Axcel Books. 2001.
